Estimation des pertes par commutation dans une cellule de commutation

Thierry Rocacher, GEI INSA Toulouse

1. Introduction, cadre

Les transistors MOS modernes (en 2020...) possèdent une résistance à l'étant passant, Rds_{on}, extrêmement faible, de l'ordre du m Ω . On peut par exemple comparer un transistor bipolaire à l'état passant ayant un V_{CEsat} de 0.7V avec un MOS ayant un R_{DSon} de 5 m Ω :



Fig 1: Comparaison pertes par conduction MOS et jonction Transistor bipolaire

La puissance P_{limite} vaut donc 98W.

Il est clair que pour atteindre une telle puissance il faudra monter un gros dissipateur, et probablement utiliser plusieurs semi-conducteurs en parallèle.

Ce que montre cet exemple, c'est que pour des courants limités à une vingtaine d'ampère, le MOS est largement mieux placé qu'une jonction PN (pour 20A, 2W pour un MOS contre 14W pour un bipolaire...).

Si le courant tombe à seulement **10A** (ce qui est déjà une valeur conséquente), la puissance dans le **MOS** dégringole à seulement **500mW** !!

Il est donc clair que si les pertes par conduction doivent être prises en compte, <u>on ne peut pas négliger les</u> <u>pertes par commutations.</u>

Le problème qui se pose est qu'il est difficile de connaître avec précision ces pertes. Le processus de commutation est relativement complexe et les documentations constructeurs sont souvent incomplètes.

L'objectif du document est de proposer une méthode simplifiée, approximative certes, mais qui permet malgré tout de pouvoir anticiper la nécessité ou non de mettre un dissipateur thermique sur les semi-conducteurs.

Pour cela nous allons faire plusieurs hypothèses :

<u>Hypothèse 1</u>: la diode ne subit pas de pertes par commutation. Dans la cellule de commutation, le mécanisme de conduction et de blocage de la diode provoque une perte dans le MOS, mais s'agissant de la diode, les pertes par commutations seront négligées. On pourra donc la considérer idéale (seuil nul).

Hypothèse 2 : le recouvrement inverse de la diode est négligé.

Dans ces conditions, rappelons ce qui cause les pertes par commutations dans le MOS au sein d'une cellule de commutation sur charge inductive :



Fig 2 : Pertes dans le MOS d'une cellule de commutation (vue simplifiée)

L'objet du document est de parvenir à une estimation des durées ΔT_{on} et ΔT_{off} en fonction des éléments.

2. Cellule de commutation MOS et Diode

C'est la cellule de base que l'on rencontre dans les convertisseurs dévolteur / survolteur :



Fig 3 : Cellule de commutation

La cellule est toujours alimentée par une source de tension, tandis que le nœud qui commute (qu'on appelle parfois SW node pour switching node) est lui relié à une source de courant.

Le fonctionnement dévolteur se fait de gauche à droite, et le survolteur de droite à gauche.

Le document [1] précise en détail la commutation du MOS dans le cadre que l'on s'est donné. Pour rappel, voici les courbes de commutation à la mise en conduction puis du blocage:



Fig 4 : Chronogrammes détaillés simplifiés pendant la commutation on et off du MOS

Le lecteur est invité à lire [1] afin d'en savoir plus sur ces courbes, qui sont idéalisées (à la fin du document on trouvera des extraits de simulations).

Les pertes par commutation (à la mise en conduction, comme au blocage) s'expliquent par deux situations :

croissance (ou décroissance) du courant de drain sous tension V_{DS} maximale (zones rouges),

_ croissance (ou décroissance) de la tension V_{DS} sous courant I_{DS} maximal (zones oranges).

Les zones vertes sont également dissipatives. Il s'agit de la fin de décroissance (et début de croissance) de V_{DS}. Or sur cette zone, la tension V_{DS} est faible donc l'énergie dissipée est négligeable.

2.1. Pré-requis : charge et décharge d'un condensateur via un MGD

Un MGD (MOS Gate Driver) est indispensable pour commander une cellule de commutation. Il permet de charger / décharger rapidement le condensateur de grille du MOS.

Ce dernier peut être modélisé comme une source de tension idéale (fronts très raides) limités en courant.

Etudions le comportement d'un MGD sur un condensateur C via une résistance R :



Fig 5 : Schéma du MGD sur charge RC

Un MGD est toujours limité en courant (sortant et entrant, souvent différents). Au début de la charge, le condensateur est vide. Le courant i_c vaut alors : $i_C = \frac{V_{MGD}}{R} = \frac{Vcc}{R}$

Selon la valeur de R et la valeur maximale du courant, on peut se retrouver dans deux situations qu'il faut analyser.

Le courant transitoire n'est pas limité par le MGD (a), le courant est limité par le MGD (b) :



Fig 6b : Charge RC avec limitation de courant

Sur la figure 6a, on observe une charge classique exponentielle. Le MGD n'entre pas en limitation de courant, tout se passe normalement.

Sur la figure 6b par contre, on considère un autre MGD, moins performant : le courant est limité par Imax. $\frac{I_{Max}}{C} \cdot t$. Dès que le Durant toute la partie de courbe où t < t_{Max} , la tension croît de manière linéaire en courant demandé devient inférieur à la valeur limite, la progression exponentielle reprend.

Cette distinction est très importante. En effet, si l'on se base sur la constante de temps RC afin de déterminer un temps de charge mais que le MGD n'est pas capable de fournir le courant, le calcul devient totalement faux.

2.2. Détermination de la durée de croissance linéaire du courant de drain

Cette phase correspond à la durée pendant laquelle V_{GS} évolue de V_T à V_{GS0} . Rappelons que V_T est la tension de seuil du MOS, V_{GS0} est la tension qui correspond au courant I de la charge inductive. Sur la figure 4, il s'agit des phases surlignées en rouge.

Sur cet intervalle de temps, on considérera que le courant est constant (croissance linéaire de la tension). Ceci pour plusieurs raisons :

- simplification du raisonnement (la courte partie exponentielle peut être considérée comme une droite),
- l'analyse par le courant est plus fiable : soit ce courant se calcule par la résistance, soit par la limitation du *MGD*.



Fig 7 : focus sur la charge de Cgs

Si on considère le courant i_{MGD} constant (c'est pas le cas en réalité), le temps de montée du courant (partie rouge de la figure 4) correspond à t_{on} et il est tel que :

$$V_{GS0} - V_T = \frac{I_{MGD} \cdot t_{on}}{C_{gs}} \text{ soit}$$
$$t_{on} = \frac{C_{gs} \cdot (V_{GS0} - V_T)}{I_{MGD}}$$

Afin d'être pessimiste, nous prendrons V_T le plus petit de la documentation, V_{GS0} le plus grand, I_{MGD} le plus faible.

Exemple : Diode idéale, MOS = IRF44Z, Icharge = 10A, Vcc = 12V, $R = 10\Omega$, MGD = IR2104

Dans la documentation on lit : $V_{Tmin} = 2V$, pour 10A, $V_{GS0} = 4,5V$.

Le courant sera pris au minimum, i_{MGD} = (Vcc -Vgsmax)/R = (Vcc - V_{GS0})/R_G = (12 - 4.5)/10 = 0.75A On vérifie dans la documentation de l'IR2104 : Imax = 210mA ! Donc la résistance ne limite ici rien lors de la charge. Le courant à considérer est donc I_{MGD} = 210mA.

Enfin $C_{gs} = 1.9nF$

On trouve donc
$$t_{on} = \frac{C_{gs} \cdot (V_{GS0} - V_T)}{I_{MGD}} = \frac{1.9 n \cdot (4.5 - 2)}{210 m} = 22.6 ns.$$

Au niveau de la décharge, le raisonnement est semblable mais pas tout à fait symétrique. En effet dans le cas de la décharge (passage *on* vers *off*), le condensateur se retrouve en fin de décharge. On maximise toujours l'écart V_{GS0} - V_T pour se trouver dans le pire cas et on minimise le courant du driver :

 $I_{MGD} = (0-V_T)/R = -2/10 = -0.2A$. Le *MGD* est limité à 360mA donc ici la résistance joue.

$$t_{off} = \frac{C_{gs} \cdot (V_{GS0} - V_T)}{I_{MGD}} = \frac{1.9n \cdot (4.5 - 2)}{200m} = 23.7 \text{ns}.$$

2.3. Détermination de la durée de croissance linéaire de la tension de drain

Si l'on se reporte à la figure 4, ces zones sont surlignées en orange. Dans la phase de mise en conduction, ce qui provoque la décroissance linéaire de la tension V_{DS} c'est la décharge du condensateur C_{gd} . Pour le comprendre il faut considérer deux choses :

- la tension V_{GS} est constante, égale à V_{GS0}, tension de grille pour laquelle il circule le courant I (de la charge) dans le MOS.
- Le courant entrant dans la grille du MOS ne charge donc plus C_{gs} (puisque V_{GS} est constant). Ce courant va maintenant remonter à travers la condensateur C_{gd} .

Le schéma équivalent est donc le suivant :



Fig 8 : focus sur la décroissance de V_{DS} , schéma équivalent du MOS au moment ou la tension V_{GS} reste constante

La source de courant dans le MOS représente la partie **dissipative** du MOS. Le courant qui la traverse vaut essentiellement I auquel il faut ajouter I_{MGD} . Ce n'est pas la résistance R_{DSon} , pas encore....

La tension V_{DG} , au début du processus vaut E- V_{GS0} . La circulation du courant I_{MGD} va donc bien décharger le condensateur C_{gd} à courant contant.

On remarque que I_{MGD} est constant. En effet, soit le *MGD* est en limitation de courant, soit non. Dans ce dernier cas, le courant vaut $(V_{MGD} - V_{GS0}) / R_G$. Donc dans tous les cas, la situation est claire s'agissant du courant de grille dans cette phase : il est constant.

La décroissance se fait donc en $\frac{\Delta V_{DS}}{\Delta t} = \frac{-I_{MGD}}{C_{gd}}$

Il reste une petite incertitude sur le condensateur Cgd. En effet celui-ci dépend de la tension V_{DS} . Il est donc non constant... voir courbes de simulation chapitre 2.5.

Afin de maximiser la perte de puissance, on prendra la valeur de Cgd la plus grande dans les documentations constructeur.

La durée du processus, que l'on appellera t_{on} ' (t_{off} ' pour le blocage) correspond au temps mis pour passer de E à 0 (on néglige la tension $V_{DSlimite}$, cf fig 4). Inversement au blocage, V_{DS} va de 0 à E.

$$\rightarrow \frac{E}{t_{on}'} = \frac{I_{MGDSource}}{C_{gd}} \text{ soit } t_{on}' = \frac{E \cdot C_{gd}}{I_{MGDSource}} \text{ et au blocage } t_{off}' = \frac{E \cdot C_{gd}}{I_{MGDSink}}$$

Exemple : Diode idéale, MOS = IRF44Z, Icharge = 10A, Vcc = 12V, $R = 10\Omega$, MGD = IR2104, E=24V

La documentation dit que $C_{gd} = 170 pF$

A la mise en conduction, $I_{MGD} = 210$ mA (saturation du MGD), donc $t_{on}' = \frac{E \cdot C_{gd}}{I_{MGDSource}}$

soit
$$t_{on}' = \frac{24 \cdot 170 \text{p}}{0.21} = 19 \text{ns}$$

Lors du blocage, sachant que $V_{\rm GS0}$ = 4.5V, le courant $I_{\rm MGD}$ = (0-V_{\rm GS0})/R_{\rm G} = -4.5/10 = -0.45A. La limite étant de 360mA, le courant $I_{\rm MGD}$ vaut 360mA

soit
$$t_{off}' = \frac{24 \cdot 170 \text{p}}{0.360} = 11.5 \text{ns}$$

2.4. Synthèse : détermination des pertes par commutation dans le MOS d'une cellule MOS + Diode

A partir de la figure 2, il est aisé de déduire les pertes par commutation, il suffit de moyenner la courbe en négligeant la perte par conduction (comptée séparément). Le pic des triangles est égal au produit de la tension de source, E, par le courant de la charge I. Donc :

$$P_{Commut} = \left(\frac{EI \Delta T_{on}}{2} + \frac{EI \Delta T_{off}}{2}\right) \cdot \frac{1}{T_{PWM}} \quad \text{soit} , \quad P_{Commut} = \left(\frac{EI \cdot F_{PWM}}{2}\right) \left(\Delta T_{on} + \Delta T_{off}\right)$$

avec $\Delta T_{on} = t_{on} + t_{on}'$, $\Delta T_{off} = t_{off} + t_{off}'$ et

$$t_{on} = \frac{C_{gs} \cdot (V_{GSOMax} - V_{Tmin})}{I_{MGD}} , \quad t_{on}' = \frac{E \cdot C_{gd}}{I_{MGD}} \text{ avec } I_{MGD} = Min(\frac{V_{MGD} - V_{GSOMax}}{R}, I_{MGDSource})$$

$$t_{off} = \frac{C_{gs} \cdot (V_{GSOMax} - V_{Tmin})}{I_{MGD}} , \quad t_{off}' = \frac{E \cdot C_{gd}}{I_{MGD}} \text{ avec } I_{MGD} = Min(\frac{V_{Tmin}}{R}, I_{MGDSink})$$

Les temps de commutation (donc les pertes par commutation) sont directement liés au courant sortant (*source*) et absorbé (*sink*) en sortie du *MGD*. C'est le critère principal du *MGD*. La résistance R_G permet d'affiner ce courant. Dans la pratique un compromis est à trouver car une vitesse de commutation trop importante (pente des courant et tension trop grande) entraîne des perturbations CEM...

Pertes par commutation dans l'exemple pris

Dans l'exemple développé (MGD = IR2104, MOS = IRF44Z, $R_G=10\Omega$), nous avions : $t_{on} = 22.6ns$, $t_{on}'=19ns$, $t_{off}=23.7ns$, $t_{off}'=11.5ns$.

$$P_{Commut} = \frac{EI}{2} (\Delta T_{on} + \Delta T_{off}) \cdot F_{PWM} = \frac{24 \cdot 10}{2} (22.6n + 19n + 23.7n + 11.5n) \cdot F_{PWM} = 9.21.10^{-6} \cdot F_{PWM}$$

 $20 \text{kHz} \rightarrow 184 \text{mW}$ $50 \text{kHz} \rightarrow 460 \text{mW}$ $100 \text{kHz} \rightarrow 920 \text{mW}$

T.Rocacher

2.5. Vérification en simulation de la cellule de commutation à MOS +Diode

Le schéma de simulation est épuré au maxium. Il n'y a aucun élément capacitif ou inductif de manière à ne pas avoir de transitoire. Le schéma proposé est le suivant, la fréquence de PWM est de 100kHz, le rapport cyclique est 40%.



Fig 9 : schéma de simulation

Le *MGD* est remplacé par une source de courant pouvant fournir *Isource* ou absorber *Isink*. Il est limité en tension à +12V et -0.6V. La commande est donc supposée en **limitation de courant systématique**. Dans ces conditions, la résistance R_G devient inutile. Pour cet essai, le courant est fixé à +/-250mA. Nous nous sommes donc légèrement écartés de l'exemple précédent.

Les diodes sont modélisées grossièrement (*MyDiode*) : un seuil de 0.6V, un résistance dynamique de $10m\Omega$. Il n'y a pas de recouvrement inverse.

Nous conservons les paramètres des données constructeur : Cgs=1.9nF, Cgd=170pF, V_T=2V, V_{GS0} = 4.5V.

Dans ces conditions nous trouvons par le calcul théorique :

 $t_{on} = 19ns, t_{on}'=16ns, t_{off} = 19ns, t_{off}' = 16ns.$

Les pertes par commutation sont théoriquement, à 100kHz

$$P_{Commut} = \frac{EI}{2} (\Delta T_{on} + \Delta T_{off}) \cdot F_{PWM} = \frac{24 \cdot 10}{2} (2 \cdot (16n + 19n)) \cdot 100k = 840 \text{mW}$$

Pour les pertes par conduction, $P_{Cond} = \alpha \cdot R_{dson} \cdot I_D^2 = 0.4 \cdot 11.5 \text{m} \cdot 10^2 = 460 \text{mW}$ Rem : on prend la valeur de Rdson que fournit Ltspice et non la documentation.



2.5.1. Zoom sur la mise en conduction du MOS

Fig 10: transitoire de mise en conduction du MOS

Observations :

<u>obs 1</u>: L'allure de la tension de grille est linéaire. C'est normal puisque l'attaque se fait en courant. Par contre, ce qui l'est un peu moins ce sont les valeurs de V_T et V_{GS0} largement au dessus des valeurs de la datasheet. On trouve en simulation $V_T = 4.08V$ (contre 2V) et $V_{GS0} = 5.46V$ (contre 4.5V). L'écart de tension n'est donc que de 1,5V et non plus 2,5V théorique. Les durées t_{on} et t_{off} seront donc moins élevées. On mesure effectivement :

 $t_{on}(simu) = 7ns, t_{off}(simu) = 8ns$ contre 19ns en théorie,

<u>obs 2</u>: Les tensions V_T et V_{GS0} changent lors du blocage. On mesure $V_T = 3.7V$ et $V_{GS0} = 4.5V$. Pour l'instant, pas d'explication à ce phénomène.... Pb modèle de simulation ? Vérifier en pratique...

<u>obs 3</u>: la décroissance de V_{DS} pendant la phase de plateau de V_{GS} diffère de la figure 4. Sur cette dernière, elle était purement linéaire. Sur la simulation elle semble avoir deux pentes. Cela provient du fait que C_{gd} n'est pas constante et dépends de V_{DS}.

Si l'on se limite la pente la plus raide, on trouve en simulation :

 $t_{on}'(simu) = 17ns, t_{off}'(simu) = 17ns$ contre 16ns en théorie,

Ci-dessous on affiche la puissance instantanée du MOS. Comme prévu, on peut lire un maximum de 240W.



Fig 11 : puissance instantanée dans le MOS sur une période PWM

En zoomant sur la mise en conduction, on obtient :



Fig 12: Zoom sur la puissance dans le MOS à la mise en condution

Observations :

En rouge et orange on observe les énergies effectivement calculées. En rose, l'énergie non prise en compte, due à la non linéarité de Cgd.

La puissance moyenne mesurée par Ltspice est 1.2W (globalement). Théoriquement nous avons 840mW+460mW = 1.3W.

Conclusion :

Même si à l'arrivée, la puissance déterminée théoriquement est proche de la simulation, on voit bien que le calcul est approximatif et qu'il dépend de données constructeur qui sont difficiles à obtenir de manière précise. Néanmoins, la méthode proposée, consistant à idéaliser la forme de la puissance par deux triangles (cf fig 2) ainsi que la méthode proposée d'estimation des durées donnent un ordre de grandeur permettant une première estimation de la puissance globale dissipée par le MOS. En majorant par exemple de 50% les pertes de commutation, on peut faire premier choix de dissipateur. L'expérience réelle seule permettra d'affiner.

3. Cellule de commutation à deux MOS

La cellule de commutation classique MOS + diode de la figure 3 présente deux inconvénients :

- elle est unidirectionnelle en courant. En effet le courant I ne peut que rentrer dans la cellule mais ne peut pas en sortir à cause du sens unidirectionnel de la diode,
- même si on ne souhaite pas de réversibilité en courant, la diode présente des pertes par conduction bien plus élevées que pour le MOS. Par exemple, pour un courant de 10A, un seuil de 0.6V conduit à 6W de perte (pour une durée de conduction maximale), alors que pour un MOS avec $10m\Omega$ de résistance r_{dson} , on tombe à 1W dans les mêmes conditions.

Voici le schéma de la cellule à deux MOS qui résout les inconvénients cités :



Fig 13a : Cellule de commutation à deux MOS



Fig 13b : Cellule de commutation à deux modélisée par deux interrupteurs + diode

Le transistor MOS est équivalent à un **interrupteur** (le canal) avec en parallèle une **diode** inhérente à la structure du MOS (*body diode*). Dans un premier temps, considérons l'interrupteur comme ayant une résistance R_{dson} dans l'état fermé, et infinie dans l'état ouvert. Enfin précisions que l'interrupteur est **bidirectionnel** en courant.

3.1. Commande de la cellule

La commande se fait ici encore par un *MGD* (*MOS Gate Driver*). Simplement le pilotage du *N-MOS* du haut (*high side*), est plus délicat puisque sa source n'est pas reliée au 0V : elle évolue entre 0 et E au grès des commutations. La solution très souvent mise en œuvre est l'emploi d'un condensateur *bootstrap* (cf [2]).



Fig 14 : commande de la cellule avec un MGD

Le point important qui va nous intéresser est la gestion de **temps mort** (*Dead Time*, *DT*) par le *MGD*. En effet, ce dernier doit faire en sorte de ne JAMAIS placer en conduction Q_1 et Q_2 au même moment, au risque de faire un court-circuit franc de la source de puissance E. Pour cela, le *MGD* passe par un état où les deux MOS sont éteints, comme le montre le chronogramme de commande ci dessous :



NB : un *MGD* est TOUJOURS **bien découplé** au niveau de son alimentation avec un condensateur. Pour simplifier le schéma de la figure 14, le condensateur n'est pas représenté. Il devrait être situé au plus près du *MGD* de manière à absorber toute la partie impulsionnelle du courant appelé au niveau de Vcc lors les pics de charges et décharges de la grille du MOS et améliorer ainsi les perturbations CEM.

3.2. Commutation de la cellule à deux MOS

La gestion du temps mort par le *MGD* impose une commutation en deux temps comme le laisse voir le chronogramme de la figure 15.

3.2.1. Blocage de Q_2 , mise en conduction de Q_1



Fig 16 Détail de l'évolution de la cellule de commutation pour V_{SW} passant de 0 à E

Au départ, tout le courant circule dans k_2 qui est fermé (*fig 16a*). Puis s'opère la commutation dissipative qui met en jeu, pendant le temps mort, la seule diode D_1 (*fig 16b*). Ce processus est exactement le même que celui étudié dans la partie 2. Le transistor qui dissipe est donc Q_2 , c'est une perte par commutation à l'**ouverture**. Durant ce temps mort, la tension V_{sw} vaut donc la somme $E+V_{D1}$, V_{D1} étant la chute de tension directe de la diode D_1 . Enfin dans la dernière phase (*fig 16c*), on observe une commutation non dissipative. Il s'agit ici de détourner le courant de la diode D_1 vers K_1 (R_{dson1}). La tension V_{DS1} est alors très petite (égale à $-V_{D1}$). La puissance perdue lors de la commutation ici est donc négligeable.

Remarque : le temps mort du *MGD* ref *IR7184SPBF* est de 400ns typique. Celui de l'*IR2104* est 520ns typique. Il est clair que la **durée de commutation** au blocage de Q_2 doit être **inférieure au temps mort** sans quoi il risque d'y avoir court-circuit.

3.2.2. Blocage de Q_1 , mise en conduction de Q_2



Fig 17 Détail de l'évolution de la cellule de commutation pour V_{SW} passant de E à 0

Ici, la situation initiale est K₁ qui conduit en sens inverse. Lors de l'ouverture de K₁, le courant vient s'engouffrer dans D₁ (*fig 16b*). Là encore, la puissance dissipée dans cette commutation est tout à fait négligeable puisque cela se passe sous la tension $V_{DS} = -V_{D1}$ qui est de l'ordre de 0.6V. Lors de la dernière étape (*fig 16c*), On a à faire à un commutation classique MOS / Diode vue dans la partie 2. Il s'agit ici d'une perte par commutation à la **mise en conduction pour Q2**.

Remarque 1: Lorsque cette cellule est utilisée dans un dévolteur (*Buck*) ou survolteur (*Boost*), l'objectif est bien une amélioration du rendement. Mais attention, le système est rendu bidirectionnel en courant, si bien que si une batterie est connecté en sortie d'un dévolteur (c'est un exemple), ce dernier peut survolter à l'entrée si le rapport cyclique n'est pas maîtrisé...

Remarque 2 : Un survolteur ou dévolteur utilisant ce type de cellule est dit *synchrone*.

Remarque 3 : Pour une telle cellule de commutation, un seul MOS est concerné, en terme de perte par commutation, au blocage **et** à la mise en conduction, dépendant du sens de I (un seul MOS est donc concerné par les pertes de commutation).

Remarque 4: Un élément non vu dans les pertes par commutation du MOS est l'effet du courant de recouvrement inverse de la diode. Pour améliorer cet aspect (que nous n'avons pas étudié), on peut ajouter une diode rapide et faible seuil en parallèle.

4. Les condensateurs du MOS dans les datasheets

Dans un MOS, on trouve 3 condensateurs Cgs, Cgd, Cds. Les deux derniers sont fortement dépendants de la tension V_{DS} . Ce qui rend les calculs forcément approximatifs.

Dans les documentations constructeurs, on ne rencontre pas directement ces 3 condensateurs. On cite à la place 3 autres condensateurs :

Ciss: Capacité d'entrée avec sortie en court-circuit dynamique, Ciss=Cgs+Cgd

Coss : Capacité de sortie avec entrée en court-circuit dynamique, Coss=Cds+Cgd

Crss : Capacité de transfert grille-drain, Crss=Cgd

On peut facilement retrouver les condensateurs du MOS puisque Cgd est directement identifié, égal à C_{rss}.

[1] T.Rocacher "Commutation du MOS", Commutation_MOS.pdf

[2] International Rectifier AN-978 « HV Floating MOS-Gate Driver Ics »